[13주 차] - 연산 증폭기(OP Amp) 정의, 여러 가지 특성

    과목명 : 전자회로 설계(Electronic circuit design)

수업일자 : 2022년 11월 22일 (화)

 

 

 

 

 

1. 연산 증폭기(Operational amplifier)

1-1. 연산증폭기의 정의

- 직류 / 교류 신호에서 증폭기(Amplifier)의 역할을 하며, 버퍼, 전류-전압 변환기, 적분기, 미분기, 정류기, 아날로그 필터 발진기 등 다양한 선형(Linear) 또는 비선형(Non-linear) 회로에 사용되는 능동 소자를 의미합니다.

 

연산 증폭기의 기호와 입력 / 출력 단자

 

 

 

1-2. 연산 증폭기의 입력 / 출력 단자

(1) 반전(Inverting) 입력 단자 

- 입력 신호와 출력 신호가 서로 반전되는 위상(Phase)을 가지게 됩니다.

 

(2) 비반전(Noninverting) 입력 단자

- 입력 신호와 출력 신호가 서로 동일한 위상(Phase)을 가지게 됩니다.

 

(3) 출력 단자

- 출력 신호가 나오게 되는 단자입니다.

 

(4) 오프셋 제거(Offset nulling)

- 단자와 주파수 보상을 위한 단자입니다.

 

(5) 전원 단자

-  (+) 전원과 (-) 전원이 인가되는 단자입니다.

 

 

 

 

 

1-3. 연산 증폭기의 기능

- 두 입력 단자에 인가된 신호의 차를 연산 증폭기의 자체 이득(개방 루프 이득)만큼 증폭시킨 후, 단일 신호로 출력하는 소자의 역할을 합니다.

연산 증폭기의 단일 신호 출력

 

연산 증폭기의 기능

 

 

 

1-4. 연산 증폭기의 특성 파라미터(Parameter)

(1) 개방 루프 전압이득(Open-loop voltage gain)

- 연산 증폭기의 자체 이득으로 무한대에 가까운 매우 큰 값을 가지고 있습니다.

 

(2) 입력 저항

- 두 입력 단자에서 본 연산 증폭기의 입력 저항은 무한대에 가까운 큰 값을 가지고 있습니다.

 

(3) 입력 바이어스(Input bias) 전류

- 두 입력 단자로 흐르는 바이어스 전류는 0에 가까운 매우 작은 값을 가지고 있습니다.

 

(4) 입력 오프셋(Input offset) 전압

- 출력 전압을 0으로 만들기 위한 개방 루프 연산 증폭기의 두 입력 단자에 인가되는 전압이며 매우 작은 값을 가집니다.

 

(5) 출력 저항

- 출력 단자에서 본 연산 증폭기의 출력 저항은 매우 작은 값을 가집니다.

 

(6) 공통 모드 제거비

- 두 입력 단자에 인가되는 신호의 공통 성분을 제거하는 성능이며 매우 큰 값을 가집니다.

 

(7) 슬루율

- 연산 증폭기 출력 전압의 시간당 최대 변화율이며, 주파수가 큰 대신호 응답 특성에 영향을 미치게 됩니다.

- 연산 증폭기의 속도를 나타내는 특성이기도 합니다.

 

(8) 단위이득 대역폭

- 연산 증폭기의 이득이 1이 될 때의 주파수를 말합니다.

 

 

 

 

 

1-5. 연산 증폭기의 이상적인(Ideal) 특성

연산 증폭기의 이상적인 특성

 

 

 

 

 

 

 

2. 가상 단락(Virtual short), 가상 접지(Virtual ground)

 

(좌) 가상 단락 / (우) 가상 접지

 

2-1. 가상 단락(Virtual short)

- 두 입력 단자 사이의 전압이 0에 가깝도록 매우 작은 상태이며, 두 입력 단자가 단락된 것처럼 보이지만 두 입력 단자의 전류가 0인 특성을 의미합니다. 

 

 

 

2-2. 가상 접지(Virtual ground)

- 연산 증폭기에 *부귀환을 걸어주고 비반전단자를 접지시키면 연산 증폭기의 입력 단자 사이의 가상 단락(Virtual short) 현상에 의해 반전 단자가 접지된 것처럼 보이는 특성을 말합니다.

 

* 부귀환(Negative feedback) - 입력에 대해 반대 위상을 갖는 출력이 귀환(출력 신호의 일부를 입력 신호에서 빼는 것)되며, 증폭기에 사용됩니다.

 

 

 

 

 

2-3. 연산 증폭기가 개방 루프로 사용될 때

- 입력 전압과 기준 전압을 비교할 수 있는 비교기(Comparator)로 사용됩니다.

연산 증폭기가 개방 루프로 사용되는 경우

 

 

 

 

 

 

2-4. 연산 증폭기가 부귀환을 갖는 경우

- 연산 증폭기의 출력 단자에서 반전 단자로  저항, 커패시터, 인덕터 등 수동 또는 능동 소자가 연결된 부귀환(Negative feedback)을 걸어주어 사용합니다.

 

- 부귀환을 걸게 되면, 폐루프 이득이 작아지는 대신에 선형동작 범위가 넓어져 출력이 포화되지 않고 선형 상태로 동작하게 됩니다.

연산 증폭기가 부귀환을 갖는 경우

 

 

 

 

 

- 학부에서 수강했던 전공 수업 내용을 정리하는 포스팅입니다.

- 내용 중에서 오타 또는 잘못된 내용이 있을 시 지적해 주시기 바랍니다.